2018年2月，領(lǐng)先的嵌入式分析技術(shù)開發(fā)商UltraSoC日前宣布：其RISC-V處理器跟蹤解決方案開始全面供貨，這是業(yè)界首款商用RISC-V處理器跟蹤IP產(chǎn)品，也是RISC-V生態(tài)系統(tǒng)中關(guān)鍵的推動性技術(shù)。該跟蹤功能的加入意味著UltraSoC可以提供最全面的RISC-V商業(yè)化調(diào)試解決方案。
去年6月，UltraSoC公司已宣布計劃開發(fā)處理器跟蹤技術(shù)，當(dāng)時還詳細(xì)公布了一種跟蹤技術(shù)規(guī)范，并考慮將其作為RISC-V開放標(biāo)準(zhǔn)的一部分。
UltraSoC的解決方案得到了包括晶心科技（Andes Technology）、Codasip、美高森美（Microsemi）、Roa Logic、SiFive和Syntacore等在內(nèi)的主要RISC-V處理器供應(yīng)商和多家工具供應(yīng)商的支持。除了作為一種獨立的IP模塊來集成至UltraSoC的SoC架構(gòu)中，公司還提供各種不同的打包選擇項來使RISC-V設(shè)計人員快速上手并實現(xiàn)運轉(zhuǎn)，而無須將UltraSoC用于其他功能。這些打包選項覆蓋了全面的產(chǎn)品配置，從結(jié)合了簡單的運行控制和采用USB作為調(diào)試接口的輕量級產(chǎn)品解決方案，到同時帶有運行控制和跟蹤功能，且可通過JTAG接口或UltraSoC專有的非入侵式、裸金屬USB進(jìn)行連接的更加精妙的解決方案均可提供。UltraSoC仍然是唯一一家支持RISC-V生態(tài)系統(tǒng)中所有主要運行控制選項的公司。
非營利性組織RISC-V基金會的執(zhí)行董事Rick O’Connor評論道：“RISC-V正在重新定義SoC的價值主張：其中一個關(guān)鍵部分是構(gòu)建一個比開發(fā)人員慣用方案更開放、更穩(wěn)健的生態(tài)系統(tǒng)。在技術(shù)層面上，處理器跟蹤IP的全面供貨是該開發(fā)性生態(tài)系統(tǒng)的關(guān)鍵部分。在RISC-V基金會內(nèi)部，我們正在致力于實現(xiàn)連接到RISC-V內(nèi)核的接口的標(biāo)準(zhǔn)化工作，其中也包括接口規(guī)范中所提供的處理器跟蹤功能；我們很高興看到UltraSoC支持這項工作，同時也實現(xiàn)了商用供貨。”
處理器跟蹤功能支持對程序的行為進(jìn)行詳細(xì)的、逐條指令式的查看，它于系統(tǒng)開發(fā)人員而言是一項關(guān)鍵需求。UltraSoC的RISC-V跟蹤編碼器同時支持32位和64位RISC-V設(shè)計，IP模塊可以順利地與UltraSoC產(chǎn)品組合的其他部分進(jìn)行集成；其所有產(chǎn)品均采用支持開放架構(gòu)和業(yè)界標(biāo)準(zhǔn)架構(gòu)方式，在SoC的核心部分設(shè)置自分析功能。UltraSoC的嵌入式分析技術(shù)可以為設(shè)計團(tuán)隊提供支持，在從汽車到企業(yè)信息技術(shù)（IT）和物聯(lián)網(wǎng)（IoT）等應(yīng)用中，幫助管理復(fù)雜性和改善上市時間、設(shè)計成本、可靠性和安全防護(hù)能力。
自從UltraSoC于去年發(fā)布其RISC-V跟蹤解決方案以來，在更多處理器供應(yīng)商和合作伙伴的支持下，公司在參與開源架構(gòu)生態(tài)系統(tǒng)方面已經(jīng)取得明顯進(jìn)展。去年9月，UltraSoC宣布其嵌入式分析IP將通過SiFive DesignShare生態(tài)系統(tǒng)對外供貨，該生態(tài)系統(tǒng)可為任何公司、發(fā)明者或創(chuàng)客提供駕馭客制化芯片的能力。去年11月，UltraSoC宣布公司已被選中用于Microsemi的RISC-V產(chǎn)品系列。
UltraSoC將參加于2018年2月27日-3月1日在德國紐倫堡舉辦的“2018年嵌入式世界展（Embedded World 2018）”，并在位于3A場館的RISC-V展臺上進(jìn)行展示，展臺號為3A-419。UltraSoC首席執(zhí)行官Rupert Baines將與Mentor Graphics的Russ Klein一起在2月27日上午10點發(fā)表題為“RISC-V：仿真并以豐富的、非入侵式的分析技術(shù)來應(yīng)對驗證復(fù)雜性（RISC-V: Emulation and Rich, Non-Intrusive Analytics Address Verification Complexity）”的論文。該演講時段將是RISC-V課程（RISC-V Class）活動的一部分，該課程提供了一個聚焦于RISC-V的全天討論和演講。
