圖1： BBU深度節(jié)電功能現(xiàn)網(wǎng)測(cè)試效果
從2022年中南部某市23個(gè)站點(diǎn)BBU深度節(jié)電功能試驗(yàn)結(jié)果看（圖1），BBU深度節(jié)電功能開(kāi)啟后，BBU平均功耗下降32%，系統(tǒng)流量穩(wěn)定，無(wú)KPI影響，每GB電量可節(jié)省20%。
對(duì)此，中國(guó)移動(dòng)江西地市公司的客戶對(duì)愛(ài)立信的BBU深度節(jié)電功能表示了高度認(rèn)可：“愛(ài)立信5G主流BBU設(shè)備支持BBU節(jié)能技術(shù)，開(kāi)啟相關(guān)參數(shù)即可。在前期地市公司現(xiàn)網(wǎng)開(kāi)展的3個(gè)站點(diǎn)BBU節(jié)能功能測(cè)試中，對(duì)比開(kāi)啟前、后的3天平均能耗，單個(gè)BBU平均功耗節(jié)省30%左右，無(wú)KPI影響�！�
隨著中國(guó)5G網(wǎng)絡(luò)建設(shè)和規(guī)模的進(jìn)一步擴(kuò)大，5G NR中頻段和低頻段的現(xiàn)網(wǎng)存量基站已經(jīng)達(dá)到234萬(wàn)站。5G網(wǎng)絡(luò)在給用戶帶來(lái)更加優(yōu)質(zhì)體驗(yàn)的同時(shí)，其大帶寬、多天線、大功率發(fā)射的特點(diǎn)必然帶來(lái)基站功耗明顯上升。同時(shí)，5G網(wǎng)絡(luò)建設(shè)至今，現(xiàn)有網(wǎng)絡(luò)整體負(fù)荷相對(duì)網(wǎng)絡(luò)支持能力之間還有一定差距。如何加強(qiáng)與提升5G現(xiàn)網(wǎng)的能效比不僅是運(yùn)營(yíng)商和設(shè)備商共同面臨的課題，也是當(dāng)今社會(huì)綠色發(fā)展的需求。5G網(wǎng)絡(luò)能效提升與節(jié)能功能部署是當(dāng)下運(yùn)營(yíng)商關(guān)注的重中之重。
AAU/RRU和BBU是5G基站的主要能耗來(lái)源。如何在保證用戶體驗(yàn)的前提下，盡可能降低AAU/RRU/BBU能耗是各個(gè)設(shè)備廠商和運(yùn)營(yíng)商共同面臨的挑戰(zhàn)。對(duì)于AAU/RRU，目前已經(jīng)開(kāi)展的節(jié)能功能部署主要包括亞幀關(guān)斷、載波關(guān)斷、通道關(guān)斷、淺層休眠、深度休眠等；對(duì)于BBU，目前已經(jīng)開(kāi)展的節(jié)能功能部署則包括低業(yè)務(wù)節(jié)能、淺層休眠等。BBU系統(tǒng)的主要構(gòu)成包括主控電路、基帶電路、電源電路和同步電路、風(fēng)扇等。其中基帶電路是BBU系統(tǒng)能耗來(lái)源的最主要構(gòu)成部分。因此，如何降低基帶部分的功耗是BBU節(jié)能降耗的主要突破方向。
BBU基帶電路的核心是超大規(guī)模數(shù)字集成電路ASIC芯片，其工作狀態(tài)下功耗構(gòu)成主要是靜態(tài)功耗和動(dòng)態(tài)功耗，其中靜態(tài)功耗主要是ASIC芯片的漏電流產(chǎn)生的，基帶ASIC芯片一旦上電完成，無(wú)論是否有基帶協(xié)議棧信號(hào)處理任務(wù)，靜態(tài)功耗就必然存在；動(dòng)態(tài)功耗主要是由基帶ASIC數(shù)字芯片內(nèi)部邏輯電路運(yùn)行時(shí)的狀態(tài)翻轉(zhuǎn)及伴隨的充放電電流產(chǎn)生的功耗，所以動(dòng)態(tài)功耗的大小取決于基帶ASIC數(shù)字芯片的工藝制程、數(shù)字邏輯電路規(guī)模、芯片主頻大小、內(nèi)核和I/O接口邏輯電壓擺幅、芯片運(yùn)算負(fù)荷及工作溫度等因素。
在BBU基帶ASIC芯片工藝制程和工作溫度確定的情況下，在保證用戶體驗(yàn)的前提下，降低功耗的主要著眼點(diǎn)包括調(diào)整投入使用的數(shù)字邏輯電路規(guī)模、調(diào)整芯片主頻和內(nèi)核電壓擺幅等措施。其中，調(diào)整投入使用的數(shù)字邏輯電路規(guī)模是效果最好的技術(shù)措施，也是最難實(shí)現(xiàn)的技術(shù)措施。
5G網(wǎng)絡(luò)基帶信號(hào)處理協(xié)議棧由NR RAN 軟件和基帶硬件共同完成，軟、硬件的高效協(xié)同才能實(shí)現(xiàn)最大化的能效比。通常軟件功能和硬件資源在協(xié)同工作中，功能映射是靜態(tài)的，這樣做的好處是架構(gòu)簡(jiǎn)單，在應(yīng)對(duì)高中低不同業(yè)務(wù)負(fù)荷時(shí)無(wú)需調(diào)整軟件對(duì)硬件資源的分配和使用；但這樣做也有弊端，即對(duì)于系統(tǒng)中低業(yè)務(wù)負(fù)荷下全部硬件資源都處于上電工作狀態(tài)，全部基帶芯片資源的靜態(tài)功耗和動(dòng)態(tài)功耗和業(yè)務(wù)負(fù)荷關(guān)系不大。
愛(ài)立信BBU數(shù)字基帶芯片采用了愛(ài)立信硅芯科技（Ericsson Silicon）超大規(guī)模集成電路系統(tǒng)級(jí)芯片（System on Chip，也被稱為片上系統(tǒng)），并采用模塊化系統(tǒng)架構(gòu)設(shè)計(jì)（圖2），SoC基帶硬件和RAN 軟件緊密協(xié)同配合主要完成無(wú)線通信協(xié)議棧層一和層二的用戶業(yè)務(wù)和控制信令基帶信號(hào)處理。系統(tǒng)設(shè)計(jì)中考慮到在不同業(yè)務(wù)負(fù)荷情況下RAN軟件根據(jù)業(yè)務(wù)智能感知所需要使用的基帶硬件資源，調(diào)用SoC芯片內(nèi)部的不同基帶模塊投入運(yùn)算，并結(jié)合BBU硬件板級(jí)電源域顆�；O(shè)計(jì)和SoC內(nèi)部模塊化電源域的設(shè)計(jì)，可將不投入使用的基帶模塊電路實(shí)現(xiàn)半靜態(tài)或動(dòng)態(tài)關(guān)斷（圖3）從而大幅度節(jié)省BBU系統(tǒng)能耗；同時(shí)，RAN 軟件可根據(jù)業(yè)務(wù)動(dòng)態(tài)變化所需基帶模塊資源，動(dòng)態(tài)調(diào)配所需基帶模塊資源，啟動(dòng)或停止相應(yīng)基帶模塊的使用，以保證在不影響業(yè)務(wù)負(fù)荷和用戶感知的情況下，最大化BBU系統(tǒng)節(jié)能。
